邸志雄，博士，副教授，博士生导师，西南交通大学集成电路科学与工程学院副院长。研究方向：数字芯片物理实现算法、GPGPU芯片设计、高性能图像编解码芯片设计、FPGA加速器设计等。2014年博士毕业于西安电子科技大学微电子学与固体电子学专业，师从我国著名微电子学家郝跃院士。

科研：主持国家自然科学基金面上项目、青年基金项目、四川省科技厅重点项目等多项纵向项目，与华为海思、上海安路科技、航天九院等业界顶尖企业有多项横向合作项目。在IEEE TCAD、IEEE GRSL、IEEE TCAS-Ⅱ、IEEE TCAS-Ⅰ、IEEE TIE、IEEE TCSVT、DAC、ASP-DAC、GLS-VLSI、电子学报等国际与国内学术顶级期刊和会议发表论文多篇。担任电路与系统顶级期刊IEEE TCAS-Ⅱ Guest Editor，长期担任ISEDA、CCF-DAC等多个学术会议Chair；担任中国计算机学会集成电路专委执行委员、中国计算学会科普专委执行委员、中国电子学会科普专家讲师团成员；担任“华为杯”中国研究生创“芯”大赛专家委员会秘书，全国大学生集成电路创新创业大赛专家委员成员，集成电路EDA精英挑战赛专家委员副主任、研电赛西南赛区执行委员。

教学：获2020年“詹天佑-教书育人奖”、2021年阿里云第16期 MVP、2022年教育部—华为“智能基座”优秀教师奖励等（2022年全国仅入选20人）、2024年四川省高校优秀共产党员。主讲MOOC课程“硬件加速设计方法”，选课人数逾2万人，为国内IC设计领域选课人数最多的MOOC课程之一，课程于2022年入选四川省一流线上课程，入选2021年教育部产学合作协同育人优秀案例；主讲《数字集成电路静态时序分析》网络课程，互联网点击量超过36万；指导学生在科创竞赛获国家级奖励40余项，其中国家级一等奖（含特等奖）16 项。

有幸结识一批批优秀的同学，获如下成绩，与同学们共同成长：

1.2022年，硕士生陈旋同学荣获学校授予学生的最高荣誉“竢实扬华”奖章，本年度全校仅授予4名硕士研究生！

2.荣获中国研究生创“芯”大赛全国一等奖1项（2023年），迄今为止西南交大在创芯大赛中唯一一个全国一等奖！

3.荣获中国研究生电子设计竞赛全国一等奖1项（2022年），2022年西南交大最好成绩！

4.荣获全国大学生集成电路创新创业大赛全国特等奖2项（2020、2021）、全国一等奖4项（2018、2020、2021（2项））、全国二等奖3项，实验室迄今保持西南交大在集创赛中奖项等级最高、数量最多的记录！

5.荣获全国大学生嵌入式系统与芯片设计竞赛全国一等奖1项（2023年；2021年芯片设计赛道全国本科组唯一一等奖）、全国二等奖2项（2023、2020）、全国三等奖1项，最佳工程奖1项（仅授予一等奖或者极少数二等奖中工程能力扎实全面的作品）；实验室迄今保持西南交大在FPGA赛道、芯片设计赛道中全校最好成绩！

6.集成电路EDA设计精英挑战赛菁英杯（TOP3）1项、全国冠军3项、全国一等奖5项（2019、2020（2项）、2022、2023）、全国二等奖4项，实验室迄今保持西南交大在该赛事中奖项等级最高、数量最多的记录！

7.首届全国先进计算技术创新大赛，全国二等奖，我校历史最好成绩。

科研成果与进展：

http://www.dizhixiong.cn/research/

重要提醒：

1.更多科研、教学信息等见本人github主页 http://www.dizhixiong.cn/，可复制链接至浏览器新窗口打开；

2.推免、考研等请务必参考该github页面；

3.邮箱zxdi@home.swjtu.edu.cn

合作公司：

华为2012实验室、华为海思、阿里云、阿里平头哥、AMD-Xilinx、上海安路科技（国产FPGA领军企业）、航天九院、澎峰科技、芯华章、合见工业软件集团

合作实验室：

西安电子科技大学宽带隙半导体技术国家重点学科实验室、西电-国微EDA研究院、北京大学“高能效计算与应用中心”、复旦大学ASIC国家重点实验室

招生要求（不一定满足，但是偏好有如下经历的学生）：

1.数字芯片设计与硬件加速方向：熟悉VerilogHDL/HLS/Chisel/SpinalHDL等；喜欢或者熟悉数字芯片设计流程、FPGA、嵌入式系统；如有全国大学生集成电路创新创业大赛、嵌入式大赛、FPGA大赛、电子设计大赛等等相关比赛获奖经历更好。

2.EDA算法方向：熟悉C/C++等；熟悉数据结构和常用算法等；如有数学建模大赛、EDA精英挑战赛、全国大学生集成电路创新创业大赛算法题目等算法相关比赛获奖经历更好。

代表性论文

[1] J. Mai, J. Wang, Z. Di and Y. Lin, "Multi-Electrostatic FPGA Placement Considering SLICEL-SLICEM Heterogeneity, Clock Feasibility, and Timing Optimization," in IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, doi: 10.1109/TCAD.2023.3313101. (CCF-A)

[2] J. Wang, J. Mai, Z. Di and Y. Lin, "A Robust FPGA Router with Concurrent Intra-CLB Rerouting," 2023 28th Asia and South Pacific Design Automation Conference (ASP-DAC), Tokyo, Japan, 2023, pp. 529-534. (CCF-C)

[3] Q. Xu, Y. Xiang, Z. Di(*), et al., "Synthetic Aperture Radar Image Compression Based on a Variational Autoencoder," in IEEE Geoscience and Remote Sensing Letters, vol. 19, pp. 1-5, 2022, Art no. 4015905. (JCR Q1)

[4] X. Chen, Z. Di(*), W. Wu, Q. Wu, J. Shi and Q. Feng, "Detailed Routing Short Violation Prediction Using Graph-based Deep Learning Model," in IEEE Transactions on Circuits and Systems II: Express Briefs, vol. 69, no. 2, pp. 564-568, Feb. 2022. (JCR Q2)

[5] Z. Shao, Z. Di(*), et al., "A High-Throughput VLSI Architecture Design Of Canonical Huffman Encoder," in IEEE Transactions on Circuits and Systems II: Express Briefs(TCAS-II), vol. 69, no. 1, pp. 209-213, Jan. 2022. (JCR Q2)

[6] Z. Di(*), X. Chen, Q. Wu, J. Shi, Q. Feng and Y. Fan, "Learned Compression Framework With Pyramidal Features and Quality Enhancement for SAR Images," in IEEE Geoscience and Remote Sensing Letters, vol. 19, pp. 1-5, 2022, Art no. 4505605.(JCR Q1)

[7] J. Chen, Z. Di(*), J. Shi, Q. Feng and Q. Wu, "NBLG: A Robust Legalizer for Mixed-Cell-Height Modern Design," in IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol. 41, no. 11, pp. 4681-4693, Nov. 2022.(CCF-A)

[8] Jing Mai, Yibai Meng, Zhixiong Di, and Yibo Lin. 2022. Multi-electrostatic FPGA placement considering SLICEL-SLICEM heterogeneity and clock feasibility. In Proceedings of the 59th ACM/IEEE Design Automation Conference (DAC’22). Association for Computing Machinery, New York, NY, USA, 649–654. https://doi.org/10.1145/3489517.3530568.(CCF-A)

[9] X. Yan, Z. Di, et al., "A High Throughput and Energy Efficient Lepton Hardware Encoder With Hash-Based Memory Optimization," in IEEE Transactions on Circuits and Systems for Video Technology, vol. 32, no. 7, pp. 4680-4695, July 2022. (JCR Q1)

[10] Q. Wu, X. Li, Y. Han, Z. Di and Q. Feng, "A Valley-Locking Control Scheme for an Audible Noise-Free Valley-Skip-Mode Flyback Converter," in IEEE Transactions on Industrial Electronics, vol. 69, no. 7, pp. 7285-7294, July 2022, doi: 10.1109/TIE.2021.3099223.(JCR Q1)

[11] Q. Wu, X. Li, Y. Li, Z. Di and Q. Feng, "Implementation of High Precision Error Amplification Scheme for AC-DC Converter," in IEEE Transactions on Circuits and Systems II: Express Briefs, vol. 69, no. 3, pp. 1522-1526, March 2022, doi: 10.1109/TCSII.2021.3126166.(JCR Q2)

[12] Q. Wu et al., "A High Precision CV Control Scheme for Low Power AC–DC BUCK Converter Controller," in IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 70, no. 10, pp. 4183-4193, Oct. 2023. (JCR Q1)

[13] Z. Tang et al., "Semi-Supervised Transfer Learning Framework for Aging-Aware Library Characterization," in IEEE Transactions on Circuits and Systems II: Express Briefs, doi: 10.1109/TCSII.2023.3323384. (JCR Q2)

[14] 麦景,王嘉睿,邸志雄等.OpenPARF:基于深度学习工具包的大规模异构FPGA开源布局布线框架[J/OL].电子与信息学报:1-14[2023-10-05].

[15] 董勐,高一鸣,潘伟涛等.RELIC-GNN:一种高效的状态寄存器识别算法[J].西安电子科技大学学报,2023,50(03):142-150.

[16] Zhixiong Di, Yongming Tang, Jiahua Lu, Zhaoyang Lv:ASIC Design Principle Course with Combination of Online-MOOC and Offline-Inexpensive FPGA Board. ACM Great Lakes Symposium on VLSI 2021: 431-436. (教学研究论文)(CCF-C)

团队名称：无线感知与智能芯片团队